Always Leading The Pack: Laborator Time

Always leading the pack CIRCUIT DIGITAL DL 3155M19R

Laborator TIME

( Pagina alb a

DL 3155M19R: Circuit Digital Acest program Software de formare se ocupa cu studiul Logicii Secventiale: GHID PRACTIC Capitolele: Circuit Flip - Flop Contoare Registre de comutare

( Pagina alb a

Capitolul N.1: Circuit Flip - Flop Obiective:

Pastrarea starii logice a iesirilor neschimbata pentru perioade de timp limitate Familiarizarea cu modul de operare al circuitelor flip-flop de tip D si T pentru a le putea indeplini incepand de la un circuit flip-flop JK Definirea intrarile sincronice si asincronice ale unui circuit flip-flop Capacitatea de a citi si compila tabelele de statut, diagramele de statut si diagramele de timp ale aparatelor

Instrumente:

Intrerupatoare Logice Porturi Logice Intrerupatoare Bounce-Free Cablaj

( Pagina alb a

EXERCITIUL 1.1 :Verificarea operatiei logice a unui circuit S - R flip-flop.

Obiective Obiectivul este acela de a realiza un circuit S - R flip-flop si de a verifica posibilitatile sale de operare.

Electric diagram

Fig. 1.1

Lista componentelor 74LS02

Date INTRARI S

R

STATUT REAL Q0

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

IESIRI Q

Q

0 1 0 0 1 1 X X

1 0 1 1 0 0 X X

Diagrama topografica

Fig. 1.2

Rezultate INTRARI

STARI REALE

S

R

Q0

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1 Tab. 1.2

IESIRI Q

Q

Fig. 1.3

EXPERIMENT – INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); conectati circuitul dupa cum este indicat in Figura 1.1.2; - iesirile A si B ale BOUNCE-FREE SWITCHES catre intrarile R si S ale circuitului S - R flipflop; - iesirile Q si Q ale circuitului flip-flop catre intrarile IN1 si IN2 ale LOGIC PROBES (LP); cu intrerupatoarele A si B ale BOUNCE-FREE SWITCHES se genereaza semnalele logice ale intrarilor S respectiv R ale circuitului flip-flopsi se transcriu in Tabelul 1.2; verificati daca valorile logice ale iesirilor sunt in conformitate cu cele indicate de tabelul de valori (Tabelul 1.1); reprezentati in Figura 1.3 forma undei semnalelor de iesire; inlaturati toate conexiunile.

( Pagina alb a

EXERCITIUL 1.2 : Verification of the logic operation of an S - R flip-flop

Obiectiv Obiectivul este acela de a realiza un circuit S - R flip-flop si de a verifica posibilitatile sale de operare.

Electrical diagram

Fig. 1.2.1

Lista componentelor 74LS00

Date

S

R

STAREA REALA Q0

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

INTRARI

Tab. 1.2.1

IESIRI Q

Q

X X 1 1 0 0 0 1

X X 0 0 1 1 1 0

Diagrama topografica

Fig.1.2.2

Rezultate

INTRARI

STAREA REALA

S

R

Q0

0

0

0

0

0

1

0

1

0

0

1

1

1

0

0

1

0

1

1

1

0

1

1

1 Tab. 1.2.2

IESIRI Q

Q

Fig.1.2.3

EXPERIMENT – INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); conectati circuitul dupa cum este indicat in Figura 1.2.2; - iesirile A si B ale BOUNCE-FREE SWITCHES catre intrarile R si S ale circuitului S - R flipflop; - iesirile Q si Q ale circuitului flip-flop catre intrarile IN1 si IN2 ale LOGIC PROBES (LP); cu intrerupatoarele A si B ale BOUNCE-FREE SWITCHES se genereaza semnalele logice ale intrarilor S respectiv R ale circuitului flip-flopsi se transcriu in Tabelul 1.2.2; verificati daca valorile logice ale iesirilor sunt in conformitate cu cele indicate de tabelul de valori (Tabelul1.2.1); reprezentati in Figura 1.2.3 forma undei semnalelor de iesire; inlaturati toate conexiunile.

( Pagina alb a

EXERCITIUL 1.3: Verificarea operarea logice a unui circuit J - K flip-flop de tipul Master-Slate

Obiectiv Obiectivul este acela de a verifica operarea logica a unui circuit J - K flip-flop de tipul Master-Slate.

Electrical diagram

Fig.1.3.1

Lista componentelor 7476

Date

CLR (R) 0 1

INTRARI PRE C (S) 1 X 0 X X

IESIRI J

K

Q

Q

X X

X X

0 1

1 0

X

X

1 Q0

1 Q0

0 1 Q0

1 0 Q0 (TOGGLE)

0

0

1

1

0

0

1 1

1 1

0 1

1 0

1

1

1

1

Tab. 1.3.1

Diagrama topografica

Fig. 1.3.2

Rezultate

CLR (R)

INTRARI PRE C (S)

IESIRI J

K

0

1

X

X

X

1

0

X

X

X

0

0

X

X

X

1

1

0

0

1

1

0

1

1

1

1

0

1

1

1

0

Tab. 1.3.2

Q

Q

Fig. 1.3.3

EXPERIMENT – INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); conectati circuitul dupa cum este indicat in Figura 1.3.2; - iesirile A si B ale BOUNCE-FREE SWITCHES catre intrarile circuitului C J - K flip-flop; - iesirile A, B, C si D ale LOGIC SWITCHES (LS) respectiv catre S, R, J si K ale circuitului J - K flip-flop - iesirile Q si Q ale circuitului flip-flop catre intrarile IN1 si IN2 ale LOGIC PROBES (LP); prin activarea intrerupatoarelor, se reproduc starile logice de intrare ale circuitului J - K Flip-Flop, transcrieti semnalele logice ale iesirilor din Tabelul 1.3.2; verificati daca operatiunea logica a circuitului MASTER-SLAVE flip-flop este in conformitate cu cea indicata de tabelul de valori (Tabelul 1.3.1); reprezentati in Figura 1.3.3 formele undei semnalelor de iesire; inlaturati toate conexiunile.

( Pagina alb a

EXERCITIUL 1.3: Verificarea operarea logice a unui circuit J - K flip-flop de tipul Master-Slate

Obiectiv Obiectivul este acela de a verifica operarea logica a unui circuit J - K flip-flop de tipul Master-Slate.

Electrical diagram

Fig.1.3.1

Lista componentelor 7476

Date

CLR (R) 0 1

INTRARI PRE C (S) 1 X 0 X X

IESIRI J

K

Q

Q

X X

X X

0 1

1 0

X

X

1 Q0

1 Q0

0 1 Q0

1 0 Q0 (TOGGLE)

0

0

1

1

0

0

1 1

1 1

0 1

1 0

1

1

1

1

Tab. 1.3.1

Diagrama topografica

Fig. 1.3.2

Rezultate

CLR (R)

INTRARI PRE C (S)

IESIRI J

K

0

1

X

X

X

1

0

X

X

X

0

0

X

X

X

1

1

0

0

1

1

0

1

1

1

1

0

1

1

1

0

Tab. 1.3.2

Q

Q

Fig. 1.3.3

EXPERIMENT – INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); conectati circuitul dupa cum este indicat in Figura 1.3.2; - iesirile A si B ale BOUNCE-FREE SWITCHES catre intrarile circuitului C J - K flip-flop; - iesirile A, B, C si D ale LOGIC SWITCHES (LS) respectiv catre S, R, J si K ale circuitului J - K flip-flop - iesirile Q si Q ale circuitului flip-flop catre intrarile IN1 si IN2 ale LOGIC PROBES (LP); prin activarea intrerupatoarelor, se reproduc starile logice de intrare ale circuitului J - K Flip-Flop, transcrieti semnalele logice ale iesirilor din Tabelul 1.3.2; verificati daca operatiunea logica a circuitului MASTER-SLAVE flip-flop este in conformitate cu cea indicata de tabelul de valori (Tabelul 1.3.1); reprezentati in Figura 1.3.3 formele undei semnalelor de iesire; inlaturati toate conexiunile.

( Pagina alb a

EXERCITIUL 1.4 : Verificarea operarii logice a unui circuit flip-flop D

Obiectiv Obiectivul este acela de a verifica operarea logica a unui circuit flip-flop D.

Electrical diagram

Fig. 1.4.1

Lista componentelor 74LS74

Date

CLR (R) 0 1

INTRARI PRE C (S) 1 X 0 X

0

0

1 1

1 1

1

1

X

IESIRI D

Q

Q

X X

0 1

1 0

X

1 0 1 Q0

1 1 0 Q0

0 1 0

Tab. 1.4.1

X

Diagrama topografica

Fig. 1.4.2

Results

INTRARI CLR PRE C (R) (S)

IESIRI D

0

1

X

X

1

0

X

X

0

0

X

X

1

1

0

1

1

1

1

1

0

Q

X

Tab. 1.4.2

Q

Fig. 1.4.3

EXPERIMENT – INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); conectati circuitul dupa cum este indicat in Figura 1.4.2; - iesirile A si B ale BOUNCE-FREE SWITCHES catre intrarile C si D ale circuitului D flip-flop; - iesirile A, B, C si D ale LOGIC SWITCHES (LS) respectiv catre S si R ale circuitului J - K flipflop; - iesirile Q si Q ale circuitului flip-flop catre intrarile IN1 si IN2 ale LOGIC PROBES (LP); prin activarea intrerupatoarelor, se reproduc starile logice de intrare ale circuitului D Flip-Flop, transcrieti semnalele logice ale iesirilor din Tabelul 1.4.2; verificati daca operatiunea logica a circuitului D flip-flop este in conformitate cu cea indicata de tabelul de valori (Tabelul 1.4.1); verificati daca intrerupatorul de iesire se afla in concordanta cu capatul ascendent al pulsului la intrarea C, deoarece, in cadrul tabelului de valori, simbolul indica un circuit flip-flop a carui intrare C este sensibila la un capat ascendent; reprezentati in Figura 1.4.3 formele undei semnalelor de iesire; inlaturati toate conexiunile.

( Pagina alb a

EXERCITIUL 1.5 : Verificarea operarii logice a unui circuit flip-flop de tip T

Obiectiv Obiectivul este acela de a verifica operarea logica a unui circuit flip-flop de tip T, al carui intrerupator de iesiri este activat la orice pulsatie prezenta in unica intrare T.

Electric diagram

Fig. 1.5.1

Lista componentelor 7476 74LS74

Date

CLR (R) 0 1

INTRARI PRE (S) 1 0

0

0

1

1

IESIRI C

Q

Q

X X

0 1

1 0

X

1 Q0

1 Q0

Tab. 1.5.1

Diagrama topografica

Fig. 1.5.2a

Fig. 1.5.2b

Rezultate

CLR (R)

INTRARI PRE (S)

IESIRI C

0

1

X

1

0

X

0

0

X

1

1

Q

Q

Tab. 1.5.2

EXPERIMENT – INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); conectati circuitul dupa cum este indicat in Figura 1.5.2a; - iesirile A si B ale BOUNCE-FREE SWITCHES catre intrarea C a circuitului T (J - T) flip-flop; - iesirile A si B ale LOGIC SWITCHES (LS) respectiv catre S si R ale circuitului J - K flip-flop; - iesirile Q si Q ale circuitului flip-flop catre intrarile IN1 si IN2 ale LOGIC PROBES (LP); prin activarea intrerupatoarelor, se reproduc starile logice de intrare ale circuitului T Flip-Flop, transcrieti semnalele logice ale iesirilor din Tabelul 1.5.2; verificati daca operatiunea logica a circuitului T flip-flop este in conformitate cu cea indicata de tabelul de valori (Tabelul 1.5.1); conectati circuitul dupa cum este indicat in Figura 1.5.2b; verificati daca iesirile circuitului T flip-flop sunt realizate cu un intrerupator decircuit D flip-flop in concordanta cu capatul ascendent de puls aplicat intrarii C; inlaturati toate conexiunile.

( Pagina alb a

Intrebari INTREBARI

A

Un circuit secvential se poate defini ca fiind:

1 Un anumit circuit combinatoriu dotat cu reactie 2 Un anumit circuit combinatoriu cu cel putin o iesire 3 Un anumit circuit combinatoriu capabil sa oscileze

B

Daca programam un circuit de tip JK Flip-Flop unde J = 1 si K = 0, obtinem:

1 2 3 4

C

Pastrarea neschimbata a valoarii iesirii variabilei Q Programarea iesirii Q Resetarea iesirii Q O operatiune de tip Toggle (declansator)

Prin conectarea intrarilor unui circuit de tipul JK Flip-Flop obtinem:

1 Un circuit de tip T Flip-Flop 2 Un circuit de tip D Flip-Flop 3 Un circuit de tip Master-Slave Flip-Flop

D

Pentru a memora o data a iesirii unui circuit de tipul D Flip-Flop este necesara:

1 Programarea C = 0 si D = 1 2 Programarea C = 1 si D = 1 3 Conectarea iesirilor LOCALIZAREA DEFECTELOR SI DEPANAREA Repetati exercitiul 1.4 (Verificati operarea logica a unui circuit de tipul D flip-flop). Apasati pe butonul INSERT pentru a introduce problema in circuit. Repetati operatiunile din cadrul sectiunii de EXPERIMENT - INSTRUCTIUNI pentru a afla care este defectiunea ce s-a inserat in circuit.

E

Care este defectiunea :

1 2 3 4

“Reset” intrare intrerupta Circuit nefurnizat “Set” intrare intrerupta Circuit nefurnizat

( Pagina alb a

Capitolul N.2: Contoare Obiective:

Intelegerea pincipiului de operare a repartitoarelor de frecventa. Intelegerea analogiilor si a diferentelor dintre un contor sincronic si unul asincronic.

Instrumente:

Intrerupatoare Logice Porturi Logice Intrerupatoare Bounce-Free Intrerupator BCD BIN/7 SEG Cablaj

( Pagina alb a

EXERCITIUL 2.1 :4 bit contor asincronic binar realizat in forma integrata in chip-ul 7493 TTL

Obiectiv Obiectivul este de a verifica operarea logica a unui contor binar de 4 bit realizat intr-o forma integrata in chip-ul 7493 TTL.

Diagrama electrica

Fig. 2.1.1a

Fig. 2.1.1b

Fig. 2.1.1c

Lista componentelor 7493

Date INTRARI CLARE CLR1 CLR2 1 1 0 1 1 0 0 0

IESIRI QC 0 counting counting counting

QD 0

QB 0

QA 0

Tab.2.1.1

INTRARI CLARE PULSURI 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

IESIRI QD 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

QC 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Tab.2.1.2

QB 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

QA 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Diagrama topografica

Fig. 2.1.2a

Fig. 2.1.2b

Rezultate INTRARI CLARE CLR1 CLR2 1

1

0

1

1

0

0

0

QD

IESIRI QC

QB

QA

Tab. 2.1.3

EXPERIMENT – INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); CONTORUL CU 2 conectati circuitul dupa cum este indicat in Figura 2.1.2a; - iesirea A a BOUNCE-FREE SWITCHES catre intrarea CLK1a circuitului; - iesirile A si B ale LOGIC SWITCHES (LS) respectiv catre intrarile CLR1 si CLR2 ale circuitului flip-flop; - iesirea QA a circuitului flip-flop catre intrarea IN1 a LOGIC PROBES (LP); Programati intrerupatoarele A si B ale LS la “H” (statrea logica “1”) si verificati daca contorul se reseteaza; verificati, in cazul in care cel putin unul din cele doua intrerupatoare este in starea logica “0”, daca contorul incepe sa contorizeze si transcrieti informatia in Tabelul 2.1.3; verificati daca operarea logica a contorului este in concordanta cu cea specificata in tabelul de valori (Tabelul 2.1.1); CONTORUL CU 8 mutati iesirea A a BOUNCE-FREE SWITCHES catre intrarea CLK2 circuitului flip-flop, pentru a conecta iesirile QB, QC si QD cu intrarile IN2, IN3 si IN4 si pentru a inlatura conxiunea iesirii QA; repetati operatiunile de la punctele anterioare si apoi inlocuiti Bounce-Free Switches cu Generatorul de Puls si cu Logic Probe cu afisajul cu 7-Segmente, prin impamantarea intrarii D a afisajului / ecranului si observati modul in care contorul isi creste valoarea de la 0 la 7 si incepe un nou ciclu din nou; inlaturati toate conexiunile. CONTORUL CU 16 conectati circuitul dupa cum este indicat in Figura 2.1.2b; verificati daca prin programarea celor doua intrerupatoare la starea logica “1”, toate LED-urile se sting; in timp ce, daca cel putin una din cele doua intrari se afla in starea logica “0” acesta incepe sa contorizeze (Tabelul 2.1.2); inlaturati toate conexiunile.

EXERCITIUL 2.2 : contor zecimal asincronic realizat in forma integrata in chip-ul 7490 TTL

Obiectiv Obiectivul este acela de a verifica operarea logica a unui contor zecimal realizat in forma integrata in chip-ul 7490 TTL.

Diagrama electrica

Fig. 2.2.1

Fig. 2.2.2

Lista componentelor 74LS90

Date INTRARI CLARE CLR1 CLR2 PRE1 PRE2 1 1 0 X 1 1 X 0 X X 1 1 0 X 0 X X 0 X 0 0 X X 0 X 0 0 X

IESIRI QD QC QB 0 0 0 0 0 0 1 0 0 Counting Counting Counting Counting

Tab.. 2.2.1

INTRARI CLARE PULSURI 0 1 2 3 4 5 6 7 8 9

IESIRI QD 0 0 0 0 0 0 0 0 1 1

QC 0 0 0 0 1 1 1 1 0 0 Tab.. 2.2.1

QB 0 0 1 1 0 0 1 1 0 0

QA 0 1 0 1 0 1 0 1 0 1

QA 0 0 1

Diagrama topografica

Fig. 2.2.3

Fig. 2.2.4

Results

CLR1

CLEAR INPUTS CLR2 PRE1

OUTPUTS PRE2

1

1

0

X

1 X 0 X 0

1 X X 0 X

X 1 0 X X

0 1 X 0 0

X

0

0

X Tab.. 2.2.3

Fig. 2.2.5

Fig. 2.2.6

QD

QC QB QA

EXPERIMENT – INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); CONTORUL CU 5 conectati circuitul dupa cum este indicat in Figura 2.2.3; - iesirea A a BOUNCE-FREE SWITCHES catre intrarea CLK1a circuitului; - iesirile A, B, C si D ale LOGIC SWITCHES (LS) respectiv catre intrarile CLR1, CLR2, PRE1 si PRE2 ale circuitului flip-flop; - iesirile QA, QB, QC si QD ale circuitului flip-flop catre intrarile IN1, IN2, IN3 si IN4 ale LOGIC PROBES (LP), prin conectarea QA la intrarea CLK2; verificati de la inceput, faptul ca intrarile de setare CLR si PRE produc valorile logice indicate in Tabelul 2.2.1 asupra iesirilor; incepand CLK1, intr-un asemenea mod incat sa se dea cateva pulsuri, sa se transcrie combinatia obtinuta in Tabelul 2.2.3; verificati daca operarea logica a contorului este in concordanta cu cea specificata in tabelul de valori (Tabelul 2.2.2); in plus, verificati daca la fiecare zece pulsuri de iesire se genereaza un puls asupra intrarii QD care sa aiba o forma de unda asimetrica: desenati-o in Figura 2.2.5; inlaturati toate conexiunile. CONTORUL CU 10 conectati circuitul dupa cum este indicat in Figura 2.2.4; repetati operatiunile de la punctele anterioare, incepand CLK2; verificati daca la fiecare zece pulsuri de iesire se genereaza un puls asupra intrarii QA care sa aiba o forma de unda asimetrica: desenati-o in Figura 2.2.6; comentati rezultatele si inlaturati toate conexiunile.

( Pagina alb a

EXERCITIU 2.3 : contor binar sincronic inainte/inapoi

Obiectiv Obiectivul este acela de a verifica operarea contorului binar realizat in forma integrata in chip-ul 74193 TTL.

Diagrama electrica

Fig.2.3.1

Lista componentelor 74LS193 74LS32

Date

INTRARI

IESIRI

CLR

LOAD

UP

DOWN

QD

QC QB QA

1

X

X

X

0

0

0

0

0

0

X

X

D

C

B

A

0

1

1

0

1

Contorizare inainte

0

1

Contorizare inapoi

Fara intrerupator

Tab. 2.3.1

Diagrama topografica

Fig. 2.3.2

Rezultate INTRARI CLR INCARCA SUS

JOS

1

X

X

X

0

0

X

X

0

1

1

0

1

0

1

QD

Tab. 2.3.2

IESIRI QC QB

QA

Fig. 2.3.3

EXPERIMENT – INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); conectati circuitul dupa cum este indicat in Figura 2.3.2; programand inrerupatorul A al Logic Switches in starea logica “1”, verificati daca independent de valorile preluate de toate celelalte intrari, iesirile contorului au valoarea logica “0”, transcrieti-o in Tabelul 2.3.2; programand A, B, C si D ale INTRERUPATORULUI BCD se realizeaza o configuratie binara si prin programarea starii logice “0”pentru intrerupatoarele A si B ale LS, oricare este SUS si JOS, verificati daca avem in iesire aceasi combinatie binara selectata de intrari, transcrieti-le in Tabelul 2.3.2; pentru a activa contorizarea, intrerupatoarele C si D ale LS trebuia sa preia valori logice opuse; pentru a opri contorizarea, cele doua intrerupatoare trebuie sa genereze valoarea logica “1”; prin programarea lor la valoarea logica “0”, verificati daca succesiunea starii de iesire este in concordanta cu starea diagramei din Figura 2.3.3; la sfarsitul fiecarui ciclu de contorizare se genereaza un puls negativ de catre cele doua iesiri C0 si B0. Verificati daca LED-ul A al Logic Probe se stinge o data ce se atinge starea logica 1111 in cadrul contorizarii inainte. Pe de alta parte, verificati daca LED-ul B al Logic Probe se stinge o data ce se atinge starea logica 0000 in cadrul contorizarii inapoi LED-urile se aprind de indata ce se verifica capatul ascendent al urmatorului puls; inlaturati toate conexiunile.

( Pagina alb a

EXERCITIU 2.4 : contor decimal sincronic de tipul inainte/inapoi (forward/backward)

Obiectiv Obiectivul este acela de a verifica starea de operare a contorului decimal sincronic de a se realiza intr-o forma integrata in chip-ul 74192 TTL.

Diagrama electrica

Fig. 2.4.1

Lista componentelor 74LS192 74LS32

Date INTRARI

IESIRI

CLR

LOAD

UP

DOWN

QD

QC QB QA

1

X

X

X

0

0

0

0

0

0

X

X

D

C

B

A

0

1

1

0

1

Contorizare inainte

0

1

Contorizare inapoi

Fara intrerupator

Tab. 2.4.1

Diagrama topografica

Fig.2.4.2

Rezultate INTRARI CLR INCARCA SUS

JOS

1

X

X

X

0

0

X

X

0

1

1

0

1

0

1

QD

Tab. 2.4.2

IESIRI QC QB

QA

Fig. 2.4.3

EXPERIMENT – INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); conectati circuitul dupa cum este indicat in Figura 2.4.2; programand inrerupatorul A al Logic Switches in starea logica “1”, verificati daca independent de valorile preluate de toate celelalte intrari, iesirile contorului au valoarea logica “0”, transcrieti-o in Tabelul 2.4.2; programand A, B, C si D ale INTRERUPATORULUI BCD se realizeaza o configuratie binara si prin programarea starii logice “0” pentru intrerupatoarele A si B ale LS, oricare este SUS si JOS, verificati daca avem in iesire aceasi combinatie binara selectata de intrari, transcrieti-le in Tabelul 2.4.2; pentru a activa contorizarea, intrerupatoarele C si D ale LS trebuia sa preia valori logice opuse; pentru a opri contorizarea, cele doua intrerupatoare trebuie sa genereze valoarea logica “1”; prin activarea celor doua intrerupatoare la valoarea logica “0”, verificati daca succesiunea starii de iesire este in concordanta cu diagrama ce indica starea din Figura 2.4.3; la sfarsitul fiecarui ciclu de contorizare se genereaza un puls negativ de catre cele doua iesiri C0 si B0. Verificati daca LED-ul A al Logic Probe se stinge o data ce se atinge starea logica 1111 in cadrul contorizarii inainte. Pe de alta parte, verificati daca LED-ul B al Logic Probe se stinge o data ce se atinge starea logica 0000 in cadrul contorizarii inapoi LED-urile se aprind de indata ce se verifica capatul ascendent al urmatorului puls; inlaturati toate conexiunile.

( Pagina alb a

Intrebari INTREBARI

A Contoarele sincronice sunt diferite de cele asincronice deoarece: 1 Sunt mai exacte 2 Semnalul ceas este aplicat in acelasi timp tuturor elementelor bistabile 3 Permit de asemenea contorizarea inapoi

B Modulul M al unui contor este: 1 Numarul de stari diferite pe care contorul le preia in iesire inaintea noului ciclu de contorizare 2 Numarul de stari egale pe care contorul le preia in iesire inaintea noului ciclu de contorizare 3 Pulsul contorului trimis in acelasi timp catre circuitul Flip-Flop

C Un contor al modulului 10: 1 Contorizeaza de la 1 pana la 10 si incepe din nou 2 Contorizeaza de la 0 pana la 9 si apoi se reseteaza din nou pentru a incepe o noua contorizare 3 Contorizeaza de la 0 pana la 9 si apoi se stinge 4 Poate prezenta 10 stari diferite in iesire

D Iesirile diferitelor circuite Flip-Flop ce alcatuiesc un contor asincronic se aprind: 1 Unul dupa altul 2 In acelasi timp 3 In nici unul din cele doua cazuri

E Intr-o egalitate generatoare zero "0" este corespondent al unui numar: 1 Par 2 Dispar 3 Neutru

F Intr-o egalitate generatoare undenu vine conectata intrarea la nici o sursa, sistema cum o vede: 1 Inalta 2 Mica

G Intr-o 4 bit adder pentru a insuma 4 numere de cate FA avem nevdie: 1 3 2 4 3 5

H Intr-o 4 bit adder cata greutate va avea riportul in iesire: 1 1 2 0 3 16

LOCALIZAREA DEFECTELOR SI DEPANAREA Repetati exercitiul 2.4 (contor sincronic binar sus/jos). Apasati pe butonul INSERT pentru a introduce problema in circuit. Repetati operatiunile din cadrul sectiunii de EXPERIMENT - INSTRUCTIUNI pentru a afla care este defectiunea ce s-a inserat in circuit.

I

Care este defectiunea:

1 2 3 4

Circuit nefurnizat Iesire QB intrerupta Iesire QA intrerupta Contor defect

EXERCITIUL 2.5 :Generatorul de egalitate de 9-bit Obiective Obiectivul acestei operatiuni este de a verifica operatiunile Generatorului de egalitate a 9-bit.

Diagrama electrica

Fig. 5.1

Lista componentelor 74LS280

Data

Numbers of inputs a thru 1 that are high 0,2,4,6,8 1,3,5,7,9

Outputs EVEN H L

H = high level, L = low level Tab. 5.1

ODD L H

Diagrama Topografica

Fig. 5.2

EXPERIMENT inroduceti Modulul M19R in consola si programati intrerupatorul principal pe functia ON (DESCHIS) conectati circuitul dupa cum este indicat in Fig.5.2; programati intrerupatoarele A ,B,C,D de la Logic Swiitches pe "L" (starea logica "=0"); Programati la BCD Switches in pozitia 0; Cu aceasta combinare de intrari,punctul 5 (EVEN) are o stare inalta si este pusa in evidenta de la aprinderea led-uli H1, in vece punctu 6 (ODD) are un nivel mic asa cum este pus in evidenta de led-ul L2; modificati combinatia valorilor din intrare si verificati ca rezultatul de la iesiri sa corespunda cu tabela 5.1, cu alte cuvinte numarul de la 1 in intrare este par cu EVEN are o stare inalta, si incontrariu daca este dispari cu EVEN are un nivel mic.

EXERCITIUL 2.6 : Dispozitiv complet (totalizator) al intrarilor 4-bit

Obiective: Obiectivul acestei operatii este de a verifica functionarea unui dispozitiv complet (totalizator) al intrarilor 4-bit

Diagrama electrica

Fig.6.1

Lista componentelor 74LS283

Data

Function Table 74LS283 Tab 6.1

Numerical Designations and Resultants Displays Tab 6.2

Diagrama Topografica

Fig. 6.2

EXPERIMENTE introduceti Modulul M19R in consola si programati intrerupatorul principal pe functia ON (DESCHIS) conectati circuitul dupa cum este indicat inFig. 6.2; utilizati la LOGIC SWITCHES si la BCD SWITCH pentru a genera 2 numeri de 4 bit fiecare verificati ca numarul ce se vede pe ecran corespunde cu valoarea exprimata in zecimale a sumei celor doua numere,utilizati ca referiment la tabela 6.2 pentru a confrunta zecimalele cu zecimalele de pe display; verificati ca la suma celor doua numere sa depaseasca 16 si led-ul H1 se aprinde,aratand la prezenta de la raportul (carry); Punctul 7 vine utilizat pentru a semnala la prezenta de un eventul raport a unei operatiuni precedente ,acesta se poate face cu un nivel ridicat pe punctul 7; verificati ca in raportul inclus la suma celor doua numere vine ajuns 1.

( Pagina alb a

Capitolul N.3: Registre de comutare Obiective:

Intelegerea modalitatii de operare a celor mai simple registre de comutare Posibilitatea de a interperta tabelele de stare si diagramele de timp ale registrelor de comutare

Instrumente:

Intrerupatoare Logice Porturi Logice Intrerupatoare Bounce-Free Intrerupator BCD BIN/7 SEG Cablaj

( Pagina alb a

EXERCITIUL 3.1 : Registre de comutare paralela in serie

Obiectiv Obiectivul este acela de a analiza starea de operare a registrului de comutare 74LS166 paralel-in serial-out (PISO) sau serial-in serial-out (SISO).

Diagrama electrica

Fig. 3.1.1

Lista componentelor 74LS166

Date

CLEAR SH/LD

INHIBITOR CEAS CEAS X X

SER

QH

X

0 QH0

0

X

1

X

0

1

0

0

X

1

1

0

1

h QGn

1

1

0

0

QGn

1

X

1

X

QH0

Tab. 3.1.1

0

X

Diagrama topografica

Fig. 3.1.2

Results CLEAR SH/LD

INHIBITOR CEAS CEAS

SER

0

X

X

X

X

1

X

0

0

X

1

0

0

X

1

1

0

1

1

1

0

0

1

X

1

X Tab. 3.1.2

QH

EXPERIMENT – INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); conectati circuitul dupa cum este indicat in Figura 3.1.2; atunci cand INHIBITORUL DE CEAS se afla in starea logica “1”, intrarea CEASULUI este inhibata si registrul de comutare nu muta datele (Tabelul 3.1.1); datele pot fi introduse in mod paralel, prin intrarile A/H, sau in mod serial, prin intrarea SER; functia SHIFT/LOAD verifica daca datele trebuie incarcate in mod serial sau paralel: in starea logica “0” acestea sunt incarcate in paralel prin intrarile A/H, in starea logica “1” sunt incarcate in mod serial la fiecare bataia a CEASULUI (in cazul in care acesta este activat); functia CLEAR este necesara pentru a reprograma registrul de comutare; reglati toate intrerupatoarele logice ABCDEFGH la starea logica “0”; reglati functiile CLEAR, SH/LD si SER la starea logica e “1” si INHIBITORUL DE CEAS la starea logica “0”; aplicati opt pulsuri de CEAS; verificatit daca pe capatul ascendent pozitiv al celui de-al optulea ceas, iesirea are valoarea logica “1” si ca nu se schimba pana cand functia SER ramane in starea logica “1”. Transcrieti valoarea obtinuta in Tabelul 3.1.2; reglati, acum, functia SER la starea logica “0” si aplicati cele opt pulsuri de ceas; reglati functia SER la starea logica “1” si aplicati doar un puls de ceas; reglati functia SER la starea logica “0” din nou prin aplicarea a numai 7 impulsuri de ceas; verificati daca LED-ul se aprinde la cel de-al saptelea puls si daca se stinge la urmatorul; reprogramati registrul de comutare prin setarea functiei CLEAR la starea logica “0”; verificati toate combinatiile logice din Tabelul 3.1.1 si transcrieti rezultatele in Tabelul 3.1.2; inlaturati toate conexiunile si comentati rezultatele.

( Pagina alb a

EXERCITIUL 3.2 : Registre de comutare serial-paralel

Obiectiv Obiectivul este acela de a analiza modul de operare al registrului de comutare 74LS164 serial-in parallel-out (SIPO).

Diagrama electrica

Fig. 3.2.1

Lista componentelor 74LS164

Date

INTRARI CLEAR CEAS A 0 X X 1

0

B X

IESIRI QA QB ... QH 0 0 0 QA0 QB0 QH0

X

X

1

1

1

1

QAn

QGn

1

0

X

0

QAn

QGn

1

X

0

0

QAn

QGn

Tab. 3.2.1

Diagrama electrica

Fig. 2.2

Results

CLEAR 0 1 1 1 1

INPUTS CLOCK A X X 0 X 1 0 X

B X X 1 X 0

QA

Tab. 3.2.2

OUTPUTS QB ...

QH

EXPERIMENT – INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); conectati circuitul dupa cum este indicat in Figura 2.2; daca programam functia CLEAR la starea logica “0”, va reprograma toate circuitele de tipul flipflop ale registrului de comutare si, in consecinta, toate LED-urile de iesire se vor stinge; programati functia CLEAR la starea logica “1”; programati intrerupatoarele A si B ale LS la starea logica “1” pentru a genera cele 8 pulsuri de ceas; verificati daca toate LED-urile se aprind si transcrieti aceasta in Tabelul 3.2.2; programati intrerupatorul A al LS la starea logica “0”, pentru a genera cele 8 pulsuri de ceas si transcrieti rezultatele in Tabelul 3.2.2; programati intrerupatorul A al LS la starea logica “1” din nou, pentru a genera cele 8 pulsuri de ceas prin aprinderea tuturor LED-urilor; programati intrerupatorul B al LS la starea logica “0”, pentru a genera cele 8 pulsuri de ceas si transcrieti rezultatele in Tabelul 3.2.2; erprogramati tot circuitul flip-flop al registrului de comutare prin reglarea functiei CLEAR la “0”; inlaturati toate conexiunile si comentati rezultatele.

( Pagina alb a

Intrebari INTREBARI

A

Registrele de comutare sunt realizate prin conectarea:

1 Circuit de tipul T Flip-Flop 2 Circuit de tipul D Flip-Flop 3 Circuit Flip-Flop de tipul capat negativ declansat

B

Comutarea/Incarcarea:

1 Permite selctarea modalitatii de operare 2 Programeaza iesirile 3 Activeaza ceasul

C

Inhibitorul de ceas:

1 Daca este ridicat blocheaza calea pulsurilor ceasului 2 Daca este scazut blocheaza calea pulsurilor ceasului 3 Daca este ridicat reprogrameaza aparatul

LOCALIZAREA DEFECTELOR SI DEPANAREA Repetati exercitiul 3.1 (Registrul de comutare paralel in serie). Apasati pe butonul INSERT pentru a introduce problema in circuit. Repetati operatiunile din cadrul sectiunii de EXPERIMENT - INSTRUCTIUNI pentru a afla care este defectiunea ce s-a inserat in circuit. D Care este defectiunea :

1 2 3 4

Iesirea intrerupta Intrare ceas intrerupta Registrul de comutare defect Circuit nefurnizat

( Pagina alb a

© 1996 - 2005 DE LORENZO SRL - Printed in Italy - All right reserved DE LORENZO SRL V.le Romagna, 20 - 20089 Rozzano (MI) Italy Tel. ++39 02 8254551 - Telefax ++39 02 8255181 E-mail: [email protected] Web site: www.delorenzogroup.com