Asus

MB 上電時序 2005.12

Caspar_zhang

上電時序  主板電壓概述  主板上電時序  

Intel 架構上電時序 AMD 架構上電時序

主板電壓概述

主板電壓概述 

ATX 電源提供 +12V 、 -12V 、 +5V 、 -5V 、 +3V 、 +5VSB 六種電壓，其它的則由主板上的 DC-DC 電路利用 ATX 提供的電 壓轉換而來。 DC-DC 電路則可分為線性轉換電路和 PWM 轉換 電路，主板上的 +5vsb+3vsb 就是典型的線性穩壓電路，而 vcore 部分則是 PWM 技術最基本的應用。所謂的 +3V_DUAL 就 是用 +3v 與 +3vsb 共同供電，相互間用 MOSFET 或者二極體隔 離。



主板的上的電壓有 +12V 、 -12V 、 +5V 、 (-5V) 、 +3V 、 +5VSB 、 +3VSB 、 +1.5VSB 、 +1.5V 、 +5V_Dual 、 +3V_DUAL 、 +2.5V_DUAL 、 + 2.5V_DAC 、 1.8V_Dual 、 VCORE 、 VTT_DDR 、 VTT+_CPU ect.

ATX Power Supply +5VSB: Pin9 +3V: Pin1,2,12,13 +5V: Pin4,6,21,22,23 +12V: Pin10,11 -12V: Pin14 GND: Pin3,5,7,15, 17,18,19,24 PS_ON#: Pin16 PWROK: Pin8 NC: Pin20 ATX2.2

ATX Power Supply +12V: Pin3,4 主要用來給 CPU Vcore 部分供電 GND: Pin1,2

ATX2.2

ATX Power Supply  Voltage

Tolerances

+5VSB 



 

+5VSB: Standby power 提供 power down state 下主板需要的各種電壓 , 包括 :Standby and Dual power. ATX 規定提供的電流不低於 10mA. 但是目前的主板為 了提供 USB 設備啟動 , 網羅喚醒等功能 , 需要很大的 電流 . 一般的 Power supply 都可以提供 2A 左右 . Tolerance: +5V± 5% 需要用到 stand by power 的包括 :Super I/O, South Bridge,LAN chip,etc. 在 S3 狀態下，除 了上述部分需要之外 Memory 所需的 +2.5V dual.

+3.3V    

主板上有很多地方都需要 +3.3V. +3.3V 一般是最晚從 Power Supply 供出的 . 一般電源提供 5A 左右的電流 . 電壓供給 : Audio Chipset; PCI; PCIEX; South Bridge; SIO; Bios;

±5V 主板上 IO 幾乎全部使用 +5V, 比如 : KB&MS,USB,F_PANEL 等 . 同時提供給 IO 控制器 Super I/O.  2.-5V 現在已經不使用 .  1.

±12V  1.+12V 提供給

Vcore(P5&P4&K8 使用 ,K7 使用 5V 給 Vcore 供電 ).  2.+12V 提供給 PCI slot,AGP slot,COM 芯片 ,FAN power 等 .  3.-12V 提供給 PCI slot 和 COM 芯片 .

+2.5V_Dual 提供給內存和北橋部分的內存接口部 分使用 , 對於 A8 內存控制器集成在 CPU 中.  2. 一般利用 Linear Regulator 由 +3V_Dual 得到 . 或者是利用 Switch Regulator 由 +5V_Dual 得到 .  1.

+2.5V +2.5V 的電壓直接由 +2.5V_Dual 通過一個 MOS 開關提 供 , 用 +12V 作為 MOS 的 gate 控制 . 從而保證進入 S3 時 +2.5V 可以被關閉 . 避免漏電 .

+2.5V_DUAL =-> +2.5V Q 23

+ 2 .5 V _ D A U L

+ 2 .5 V

3

D

2 S

N D S 351N

1

G

+12V

+

1 8 .2 K O h m

2

V D D A _E N

<34> 2

1

P R 12

GND

P C E 6 1 0 U F /2 5 V /X

PSON# • PSON# 是低有效信號 , 當此信號為 Low 時 ,Power Supply 送出 +3.3V,+5V,-5V,+12V,-12V 等電壓 . 而當此信號被拉 High 時 ,Power Supply 停止送出上 面的電壓 . • 利用此信號可以設計“ Soft Power down” 的關機 功能 . 當使用者對作業系統下關機命令時 . 作業系 統亦可關閉所有的應用程式並利用此狀的功能達到自 動關機的動作 . • 在主板上需要把此信號 pull up 到 +5VSB. • 當 User 按下 Power Button 後 , 一般由 Super I/O 將此信號拉 low, 從而通知 Power Supply 送電 .

PWROK 

  



PWROK 是電源準備 OK 信號 . 當電源送出的 +3.3V and +5V 達到 Normal 狀的 95% 時 , 由 Power Supply 送出此信號 . 當 +3.3V or +5V 掉到 Normal 的 95% 以下 時 ,Power Supply 就會把此信號拉 Low. 當主板收到此信號時 , 表明電源已經準備 ok, 可以開 始動作 . 但是大部分情況下 , 我們不會使用此信號來通知主板動 作 . 而是使用專門的 ASIC 來偵測 +3.3V and +5V 電 壓 , 當電源發出的電壓符合要求時 , 由 ASIC 發出 PWROK 信號通知主板動作 . 由此功能的 ASIC 包括 AS016,W83627EHF 等 . 主板上此 PIN 一般空接

主板上電時序 

Intel 架構上電時序



AMD 架構上電時序

Intel 架構上電時序 

P5+Intel915G

(P5GD2-VM 為例 ).

1. 未插電源時的主板準備上電狀態 . 2. 插上電源後的主板動作時序 . 3. 按下 Power Buttom 後的動作時 序.

1. 未插電源時的主板準備上電狀態  

裝入電池後首先送出 RTCRST#&V_3V_BAT 給 南橋 . Crystal 提供 32.768KHz 頻率給南橋 .

2. 插上電源後的主板動作時序 SIO Check 電源是否正常提供 +5VSB 電壓 .  +5Vsb 正常轉換出 +3VSB.  SIO 發出 RSMRST# 信號通知南橋 +5VSB 已經 準備 OK.  南橋正常送出 SUSCLK (32KHZ). 

3. 按下 Power Buttom 後的動作 時序     

使用者按下電源控制面板上電源按鈕後 , 將送 出 PWRBTN# 給 SIO 和 SB. SIO 收到後發出 IO_PWRBTN# 給南橋 . SB 送出 SLP_S3# 和 SLP_S4# 給 SIO. SIO 發出 PS_ON#(Low) 給 ATX Power. 當 ATX Power 接收到 PSON# 由 HighLow 後 ,ATX Power 即送出 ±12V, +3.3V, ±5V 數組 Main Power 電壓 .

3. 按下 Power Buttom 後的動作 時序 



當電源送出的 +3.3V and +5V 達到 Normal 值的 95% 時 , 由 ATX Power Supply 開始送出 PWROK_PS 信號給 Super IO, 以通知 Super IO ATX Main Power OK. Super IO 接收到 VCC&PWROK_PS 後 , 即送 出 PWROK 給南北橋 . 以通知南北橋此時 ATX Main Power 送出 OK.

3. 按下 Power Buttom 後的動作 時序 

   

當 ATX Power 送出 ±12V, +3.3V, ±5V 數組 Main Power 電壓後 , 其他工作電壓如 +VTT_CPU,+1.5V, +2.5V_DAC,+ 5V_Dual,+3V_Dual,+1.8V_Dual 也將隨後全部送出 . 當 +VTT_CPU 送給 CPU 後 ,CPU 會送出 VTT_PWRGD 信號 [High] 給 CPU;ICS;VRM; CPU 用 VTT_PWRGD 信號確認 VTT_CPU 穩定在 Spec 之內 ,OK 後 CPU 會發出 VID[0:5]. VRM 收到 VTT_PWRGD 後會根據 VID 組合送出 Vcore. 在 VCORE 正常發出後 ,Processor Voltage Regulator 即送出 VRMPWRGD 信號給南橋 ICH6, 以 通知南橋此時 VCORE 已經正常發出 .

3. 按下 Power Buttom 後的動作 時序

具體說明 :  在 VTT_PWRGD 正常發出後 此信號還通知給 • 在 SLP_S3#&VTT_PWRGD 正常 OK 後 ( 都為 , High), 從而使信號 CK_PG 保持在 High. 再經過三極管 Q1 後 , 使信號 CK_PG# 由以通知 HighLow. 此時若 ICS 所需工 Clock Generator(ICS); Clock 作電壓 +3V_CLK 及 Drive Crystal 14.318MHz OK 後 ,ICS 將開始工作送出 Generator 在可以正常發出所有 Clock. 所有 Clock. 1) 此信號還有一個作用是 : 當系統進入 S3 狀態時信號 CK_PG#( 即 VTT_PWRGD#/PD) 由 Low-->High, 從而 Keep ICS Register Data, 縮 短從 S3 回來的時間 ,

3. 按下 Power Buttom 後的動作 時序

當提供給的南橋工作電壓及 Clock 都 OK 後 , 由南橋發 出 PLTRST# 及 PCIRST# 給各個 Device.  The ICH6 drives PLTRST# inactive a minimum of 1 ms after both PWROK and VRMPWRGD are driven high. PLTRST# 與 PCIRST# 區別如下 : A.PLTRST# : Platform Reset PCIRST#: PCI Reset B.PLTRST# connected to all component that previously need PCIRST#,except PCI slots and devices. PCIRST# is connected to PCI Devices and slots without resetting system. C.PLTRST# is higher than PCIRST#. 

3. 按下 Power Buttom 後的動作 時序 

在北橋 NB 接收到南橋送出的 PLTRST# 大約 1ms 後 , 北橋送出 CPURST# 給 CPU, 以通知 CPU 可以開始 執行第一個指令動作 .( 不過要北橋送出 CPURST# 的 前提是在北橋的各個工作電壓 &Clock 都 OK 的情況 下 );

P5GD2-VM 上電時序圖

3v_Bat

IO_PWRBTN#

SIO

PS_ON#

SLP_S4#

NB

PCIRST#

PCI Device

CPURST#

+5v

PLTRST#

+3.3v

PWROK

+12v

PWRBTN#

CPU

ATX

D GR WP_ TT V+

SB

SLP_S3#

UP C_ TT V+

+3Vsb

V +VID[ 0:5 ] R Vcore M

RSMRST#

RTC_RST# 32.768

+VTT_PWRGD

PWROK_PS

+3VSB

CPUPWRGD

VRMPWRGD

AMD 架構 上電時序  A8

+  k8 +  k8 +  A8 +

Nforce4 K8T800+VT8237 Sis760+Sis965 ATIRD480+M1573

A8N-SLI 上電時序  +3vsb1

CPU_PWOK 14 VCORE 12 +1.2V_HT 11 CPURST# 15

25MHZ 1

CPU

PWROK 9.

3.3&1.5PLL 电压 7 +1.5v 7

A8 + Nforce4 (A8N-SLI 為例 )

+5VSB 1

Nforce4

SLP_S3# 5 SIO_PWBTIN 4.

PSON# 6. CPUVDD_EN10

VCORE&HTT VCORE 12

+1.2V_HT 11

+12V 7

PWRBTIN 3.

HTT_EN 10

HTT_VLD 13

VCORE_PG 13

PWRGD_SB 2.

ATX

SIO

+12V&+5V&+3V 7

ATX_PWRGD 8.

K8V-MX 上電時序圖 K8 + K8M800+VT8237 (K8V-MX 為例 ) CPU_PWOROK 18 CPU_RST# 20

RSMRST# 2.

SUSC# 5. SUSB# 6.

SIO

+12V 9

SB_PCIRST 19

NB_PWROK 18

NB

+2.5_en 12

ATX_PWRG 10

+1.2_en 16 +2.5vual_ref 11 VCORE_PG 15

VCORE_EN 13 VCORE_PG 15

VCORE_EN 13

ITE8282M

PSON# 8

ATX

Cpu_rst# 20

SB_PWROK 17

PSON_SIO# 7

CPU_PWOROK 18

VRM

VCORE 14

SIO_PWRBTIN# 4

SB

CPU

+3VSB 1.

PWRBTIN# 3.



+12&+5v&+3v 9

IT8282M

CPU_PWRGD

+2.5V

+1.2V

+1.2V

+3VSB

NE_ E R OCV

# N OSP_ XT A

NB SIS760

ATXPWROK

SB_PSON#

AC_PWR

W83627EHF

VCORE

CPU

ATX Power

RSMRST#

PWRBTN#

V R M

CPU_PWGD

+5VSB -12V +5V +3V +12V

# T S R_ EI CP

# T S RE DI

# T S RT OL SI CP

SIO

SIS965L

# T S RI CP

# T S RS O IB

# T S RP GA

+3VSB

SB

k8 + Sis760+Sis965 (K8S-MV 為例 )



D G WP_ E R OCV

CPU_PWRGD

K8S-MV 上電時序圖

+1.2V_ref_EN

+2.5V_Dual_ref (DIMMPWR_EN)

+2.5V_dual

CPURST#

+2.5V_ref +2.5V

Power modules

A8R-MVP 上電時序圖

ASIC_CPUPWGD NB_CPUPWGD

IT8282M

+1.2V_EN +2.5v_EN

VDIMM_DUAL_EN

L A UD_ V5. 2+

NB RD480

PS_ON#

V5. 2+_ A DDV

BSV5+

PWRBTN#

T H_ V2. 1+

ITE8712F

NE_ E R OCV

# T S RE DI

# T S RS O IB

# T S R_ EI CP

ATX D G WP_ MRV

SB_PWRGD

CPU

PWROK_PS

M1573

VCORE

+5V

SIO

# N OSP_ XT A

SLP_S5#

# T S RT OL SI CP

SLP_S3#

# T S RP GA

SB_PWRBTN#

V R M

+12v

SB

RSMRST#

A8 + ATIRD480+M1573 (A8R-MVP 為例 )

+3v

K OR WP UP C_ BS

