Practica 1 Retenedor De Orden Cero.docx

S.E.P

D.G.E.S.T. INSTITUTO TECNOLOGICO DE ORIZABA DEPARTAMENTO DE INGENIERIA ELECTRICA – ELECTRONICA (AREA ELECTRONICA)

LABORATORIO DE CONTROL DIGITAL PRACTICA NO.1 RETENEDOR DE ORDEN 0 INTEGRANTES: Diego Andrés Rebolledo Avendaño Rolando Vargas Gonzales Liberio Ramón Torres Celestino Rodríguez Méndez

__________________________________ Vo. Bo. M.C. BENITO BAEZ

OBJETIVO (S): El alumno comprobara y verificara mediante la práctica que el circuito se comporte de la manera deseada y determinara la frecuencia de corte de su retenedor de orden cero.

DESARROLLO TEORICO MARCO TEORICO La retención de orden cero (ZOH) es un modelo matemático de la práctica reconstrucción de la señal realizado por un convencional convertidor de digital a analógico (DAC).Es decir, se describe el efecto de la conversión de una señal discreta en el tiempo a una señal continua en el tiempo mediante la celebración de cada valor de muestra para un intervalo de muestra. Tiene varias aplicaciones en comunicación eléctrica Un mantenedor de orden cero reconstruye la siguiente forma de onda de tiempo continuo a partir de una secuencia de muestras x [n], suponiendo una muestra por cada intervalo de tiempo T:

Donde

La función

es la función rectangular.

se representa en la Figura 1, y

es la constante a

trozos- señal La ecuación anterior para la salida del ZOH también puede ser modelado como la salida de un filtro lineal invariante en el tiempo con la respuesta de impulso igual a una función rect, y con ser la entrada una secuencia de impulsos de Dirac a escala los valores de muestra. El filtro se puede analizar entonces en el dominio de la frecuencia, para la comparación con otros métodos de reconstrucción tales como la fórmula de interpolación WhittakerShannon sugerido por el teorema de muestreo de Nyquist-Shannon , o tales como la retención de primer orden o la interpolación lineal entre los valores de muestra.

En este método, una secuencia de impulsos de Dirac, x s (t), representando las muestras discretas, x [n], es de paso bajo filtrada para recuperar una señal continua en el tiempo, x (t). A pesar de que esto no es lo que un DAC hace en realidad, la salida DAC se puede modelar mediante la aplicación de la secuencia hipotética de impulsos de Dirac, x s (t), a un, filtro lineal invariante en el tiempo con tales características (que, para un LTI sistema, están totalmente descrito por la respuesta de impulso) de modo que cada entrada resultados de impulso en el pulso constante correcta en la salida. II.1 MATERIAL Y EQUIPO A UTILIZAR 

COMPUTADORA



CAPACITOR



RESISTENCIA



OSCILOSCOPIO



GENERADOR DE SEÑALES



PROTOBOARD

ANALICIS Y/O DISEÑO

DESARROLLO PRÁCTICO PROCEDIMIENTO Y RESULTADOS

   

T = RC = 0.002 = 2 Ms R = 100kΩ C = 22nF F = 1/T = 500 Hz Señal cuadrada a 5 volts y medir la constante de tiempo

CONCLUCION Si la frecuencia de muestreo es elevada y el tiempo RC es muy grande entonces el tiempo de carga del condensador será tan grande que cuando empiece a descargar el voltaje acumulado en el condensador será muy pequeño hasta el punto que tienda a cero, por tanto la salida será de 0 voltios esto lo podemos comprobar en la practica pudimos comprobar que el ancho de pulso puede variar, la carga del capacitor igual y vemos como la frecuencia de corte se manifiesta en el osciloscopio o la podemos calcular. Y notamos que Z=RC=2mS a una frecuencia de 500Hz.

BIBLIOGRAFIA

http://www.tijbc.com/pds/libros/libro-pds.htm http://papyruseditor.com/web/3764/CONTROL-COMPUTARIZADO http://es.vbook.pub.com/doc/187070923/Informe-1-Retenedor-de-Orden#vbook.pub