Instituto Tecnologico De Lázaro Cárdenas

1

TECNOLOGICO NACIONAL DE MEXICO.

INSTITUTO TECNOLOGICO DE LÁZARO CÁRDENAS. ING. ELECTROMECANICA. “ELECTRONICA DIGITAL”. ING. ESCAMILLA SOZA JORGE. REPORTE DE PRÁCTICAS HECHAS EN EL LABORATORIO LÓGICA SECUENCIAL. FLIP-FLOP J-K Y R-S

ALUMNO: Quintana Bernardino Luis Alberto 15560457

GRUPO: 52-E/VESPERTINO . SALON: M1 LAZARO CARDENAS MICH., A MARTES 28 DE NOVIEMBRE DEL 2017.

2

Contenido INTRODUCCIÓN ......................................................................................................................................... 3 PRACTICA N° 1 Circuito FLIP -FLOP R-S .................................................................................................. 4 INTRODUCCIÓN TEÓRICA ...................................................................................................................... 4 OBJETIVO. ................................................................................................................................................... 5 DESARROLLO. ............................................................................................................................................ 6 PRACTICA 1 ................................................................................................................................................ 6 ARMADO DEL CIRCUITO ......................................................................................................................... 9 CONCLUSIÓN. .......................................................................................................................................... 10 PRACTICA N° 2 CIRCUITO FLIP FLOP JK .............................................................................................. 11 Introducción teórica. .................................................................................................................................. 11 OBJETIVO. ................................................................................................................................................. 12 Desarrollo. ................................................................................................................................................... 13 PRACTICA 2 .......................................................................................................................................... 13 MATERIAL DE LA PRACTICA ............................................................................................................ 13 ARMADO DEL CIRCUITO ................................................................................................................... 16 CONCLUSIÓN. .......................................................................................................................................... 18 FUENTES DE INFORMACIÓN. .................................................................................................................. 18

INTRODUCCIÓN Todos los circuitos digitales utilizan datos binarios para funcionar, los circuitos integrados están hechos para contar, sumar, separar, convertir , multiplicar etc. Podemos programar las compuerta para obtener los datos que deseamos , los datos presentes en las salidas de las mismas, cambian de acuerdo con sus entradas, si las entradas cambian, las salidas lo harán también, entonces la memoria son los Flip Flops, este circuito es una combinación de compuertas lógicas, a diferencia de las características de las compuertas solas, si se unen de cierta manera, estas pueden almacenar datos que podemos manipular con reglas preestablecidas por el circuito mismo.

3

4

PRACTICA N° 1 Circuito FLIP -FLOP R-S INTRODUCCIÓN TEÓRICA Biestable R-S con puertas NOR. El latch R-S (Reset-Set) con entrada activa a nivel alto es un tipo de dispositivo lógico biestable con dos salidas 𝑄 𝑄̅ (una la complementaria de la otra), compuesto de dos puertas NOR acopladas tal y como muestra la Figura 3-2. Se puede observar que la salida de cada puerta NOR se conecta a la entrada de la puerta opuesta Figura 1 Tabla de verdad y configuración de latch R-S con entrada activa a nivel alto.

El funcionamiento del latch R-S con entrada activa a nivel alto se deriva del comportamiento de la puerta NOR (ver tabla de verdad de la figura 3-2). Si una de las entradas de una puerta NOR (de dos entradas) se mantiene a ‘0’ la salida será la inversa de la otra entrada. En consecuencia si en el latch R y S son ‘0’, la salida del circuito se mantendrá en el estado en el estuviera (ver tabla de verdad del latch en la figura 3-2). Si la entrada R del latch se pone a ‘1’ mientras que la entrada S permanece a ‘0’, la salida Q se pondrá a ‘0’ sin importar su estado previo (en una puerta NOR en cuanto hay una entrada a ‘1’ la salida es ‘0‘) y a su vez la salida negada, 𝑄̅ se pondrá a ‘1‘, el latch pasará al estado de Reset. Si ahora R vuelve a ‘0’ el circuito entrará de nuevo en su modo de memoria. De manera similar si S se lleva a ‘1’ mientras R permanece a ‘0’, entonces la salida negada 𝑄̅ se pondrá a ‘0’, con lo que la salida Q se colocará a ‘1’. En resumen el funcionamiento del latch es el siguiente:  La entrada R activa (‘1’) realiza un RESET del latch (pone la salida a ‘0’). 

La entrada S activa (‘1’) realiza un SET del latch (pone la salida a ‘1’ ).



Si las entradas están desactivadas (R=0 y S=0) la salida del latch no cambia (Qn=Qn-1).



Si se activan las dos entradas (R=1 y S=1) el circuito no funciona correctamente (Q=0 y 𝑄̅ =0).

Figura 1.2 configuración del flip flop R-S

5

OBJETIVO. Rectificar con la tabla de la verdad los cambio que obtenemos en el siguiente circuito la cual almacena un cambio dependiendo la configuración que tenemos n las entradas del flip flop RS.

Figura 1.3 diagrama de la práctica del flipflop R-S

.

J

K

⃑𝑸 ⃑𝒏

𝑸𝒏

0 1 0 1

0 0 1 1

𝑸𝒏−𝟏

⃑⃑𝑸𝒏−𝟏

0 1 𝟎

1 0 0

Sin cambio RESET SET Ambiguo

Figura 1.4 tabla de la verdad del flipflop R-S

6

DESARROLLO. PRACTICA 1 MATERIAL DE LA PRÁCTICA



Cable UTP (Es el cable que se usa para la conexión de Ethernet)

Figura 1.5 cable UTP



Protoboard (placa para armar circuito de prueba)

Figura 1.6 protoboard



Fuente (cargador de 5 v)

7

Figura 1.7 cargador de 5 volts



Pinzas planas Figura 1.8 pinzas planas.



Pinzas de Corte

Figura 1.9pinzas de corte chicas



Microswitch

Figura 1.10 micro interruptor



Resistores: 330Ω , 100KΩ

8

Figura 1.12 resistencia de 100k código de colores

Figura 1.13resistencia de 100k en físico

Figura 1.14 resistencia de 330 código de colores

Figura 1.15resistencia de 330 código de colores



Diodos ULTRALED AZUL

Figura 1.16 ultra led azul



compuerta lógica NOR (7402)

Figura 1.17 circuito integrado 74HC02 en físico

Figura 1.18 configuración del circuito integrado interno

9

ARMADO DEL CIRCUITO 1) primero lo que debe considerar los espacio el en protoboard después conectamos la compuerta NOR 7402 de la figura anterior la cual tenemos dicha configuración 2) conectamos tal como nos represente el diagrama que tenemos 3) Conectamos los Microswitch para verificar la tabla de la verdad respectivamente 4) Observar el funcionamiento del circuito y observar lo que pasa.

ARMADO DEL CIRCUITO

Figura 1.19 circuito armado en físico

CONCLUSIÓN. En este circuito pudimos apreciar el comportamiento del flip-flop R-S el cual apreciamos el este circuito se puede guardar un bit de memoria y fue esto lo que pudimos comprobar y corroborar con la tabla de la verdad .

10

3

PRACTICA N° 2 CIRCUITO FLIP FLOP JK Introducción teórica. El flip-flop J-K se comporta como el flip-flop R-S a excepción de que resuelve el problema de tener una salida indeterminada cuando las entradas se encuentran activas a la vez. La entrada J es la equivalente a la entrada S de un flip-flop R-S y la entrada K, al equivalente a la entrada R. En este dispositivo cuando las dos entradas se colocan a nivel alto la salida cambia al estado opuesto al que se encontraba. A este modo de funcionamiento se le denomina modo de basculación. La tabla de transición muestra las características de un flip-flop J-K disparado por flanco ascendente. . J K CLK ⃑⃑ 𝒏 𝑸𝒏 𝑸 0 1 0 1

0 0 1 1

↑ ↑ ↑ ↑

⃑⃑ 𝒏−𝟏 𝑸

𝑸𝒏−𝟏 0 1

1 0 ⃑⃑𝑸𝒏−𝟏

𝑸𝒏−𝟏

Sin cambio RESET SET Bascula

Figura 1.20 tabla de la verdad del flip flop JK síncrono . La Figura 2.0 ilustra el funcionamiento del flip-flop J-K disparado por flanco

Figura 2.0 grafica de las entradas y salida el flip flop JK

ascendente y su símbolo lógico. Ejemplo de formas de onda en las entradas y en la salida de un flip-flop J-K disparado por flanco ascendente.

11

12

OBJETIVO. Con este circuito veremos el funcionamiento de un flip-flop J-K circuito integrado 74ls73 la cual lo tenemos como un flip-flop J-K en el diagrama que tenemos vamos a ver la sincronía de cada salida con un pulso en CLOCK lo cual no hace un cambio de subida en Q.

Figura 2.1 diagrama de la practica 2 del flip flop J-K síncrono

2

Desarrollo. PRACTICA 2 MATERIAL DE LA PRACTICA 

Cable UTP (Es el cable que se usa para la conexión de Ethernet)

Figura 2.2 cable UTP



Protoboard (placa para armar circuito de prueba)

Figura 2.3 protoboard



Fuente (cargador de 5 v)

Figura 2.4 cargador de 5 volts

13

14



Pinzas planas Figura 2.5 pinzas planas.



Pinzas de Corte

Figura 2.6 pinzas de corte chicas



Circuito integrado 7473n Figura 2.7 circuitos en físico y configuración interna del flip-flop JK



Capacitor electrolítico: 100µF,4.7 µF

Figura 2.8 capacitores de 4.7 µF y 100 µF

15



Resistores: 330Ω , 100KΩ

Figura 2.9 resistencia de 100k código de colores

Figura 2.10resistencia de 100k en físico

Figura 2.11 resistencia de 330 código de colores

Figura 2.12 resistencia de 330 código de colores



Diodos ULTRALED AZUL

Figura 2.13 ultra led azul



Circuito Integrado 555

16

Figura 2.14 555 CI en físico

Figura 2.15 configuración del CI55

ARMADO DEL CIRCUITO 1) Primero debemos apreciar el protoboard para poder acomodar los componentes después conectamos los flip flop JK con su respectivo alimentación del 74ls73 . 2) Y vamos la interconexión tal como nos tiene el diagrama.

Figura 2.1 diagrama de la practica 2 del flip flop J-K síncrono

3) 4)

Agregamos un oscilador o un generador de pulsos a la entrada de flip flop JK síncrono Vemos lo que sucede y observamos el funcionamiento de la práctica.

17

ARMADO DEL CIRCUITO

Figura 2.16 circuito armada en físico de flip flop J-K síncrono

CONCLUSIÓN.

18

En esta practica vamos el flip flop J-K que funciona como un reloj

que guarda los cambios de subida la cual va en sincronía entradas flip flop JK pongamos en serie con la Q y la CLOCK la oscilación del retardo en cada uno de la salida de cada uno es mas lento a que de la entrada. La cual esto lo podemos aplicar a un reloj. 4

FUENTES DE INFORMACIÓN. https://kekelectronica.wordpress.com/2011/05/14/circuito-astable-con-c-i-555/

Fundamentos de Circuitos Eléctricos – Charles Alexander, Matthew Sadiku – 5ta Edición. https://www.infor.uva.es/~jjalvarez/asignaturas/fundamentos/lectures/digital/Tema3_secuenciales.pdf